随着摩尔定律放缓，芯片特征尺寸接近物理极限，先进封装成为提升芯片性能的重要
手段。先进封装在提高芯片集成度、缩短芯片距离、加快芯片间电气连接速度以及性能优
化的过程中扮演了更重要角色，正成为助力系统性能持续提升的重要保障，并满足“轻、
薄、短、小”和系统集成化的需求。目前封测行业也在从传统封装（SOT、QFN、BGA等）
向先进封装（FC、FIWLP、FOWLP、TSV、SIP等）转型。
TSV(Through Silicon Via)中文为硅通孔技术，它是通过在芯片与芯片之间、晶圆和晶圆
之间制作垂直导通，通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互
联，降低芯片的电容和电感，实现芯片间的低功耗高速通讯，增加宽带和实现器件集成的
小型化，是公认的第四代封装互连技术。
TSV是目前唯一的垂直电互联技术，是实现2.5D/3D先进封装的关键技术之一。
1、高密度集成：通过先进封装，可以大幅度地提高电子元器件集成度，减小封装的几何尺
寸，和封装重量。
2、提高电性能：由于TSV技术可以大幅度地缩短电互连的长度，从而可以很好地解决出现
在 SOC技术中的信号延迟等问题，提高电性能。
3、多种功能集成：通过 TSV 互连的方式，可以把不同的功能芯片(如射频、内存、逻辑、
数字和 MEMS 等)集成在一起实现电子元器件的多功能。
4、降低制造成本：TSV 三维集成技术虽然目前在工艺上的成本较高，但是可以在元器件的
总体水平上降低制造成本。
其中2.5D封装技术是通过中介层将不同芯片进行电路连接，电路连接效率更高，速度更
快；而3D封装技术是直接实现硅片或者芯片之间的多层堆叠。
2.5D是特指采用了中介层（interposer）的集成方式，中介层目前多采用硅材料，利用
其成熟的工艺和高密度互连的特性。其中的代表技术包括英特尔的EMIB、台积电的
CoWos、三星的I-Cube。
其中硅中介层具有TSV集成方式为2.5D集成技术中最为普遍的方式，芯片一般用
MicroBump与中介层连接，硅基板做中介层使用Bump与基板连接，硅基板的表面采用RDL
接线，TSV是硅基板上、下表面的电连接通道，该2.5D集成方式适用于芯片尺寸相对较大的
场合，当引脚密度较大时，通常采用Flip Chip方式将Die键合到硅基板中。硅中介层有TSV
的2.5D集成结构一般如下图所示。
硅中介层无TSV的2.5D集成结构一般如下图所示，有一颗面积较大的裸芯片直接安装在
基板上，仅需在interposer的上层布线来实现电气互连，interposer采用Bond Wire和封装基
板连接。
而3D封装是直接在芯片上打孔和布线，电气连接上下层芯片。3D集成目前在很大程度上特
指通过3D TSV的集成，芯片采用TSV与RDL直接电连接。3D集成多适用于同类型芯片堆叠，
将若干同类型芯片竖直叠放，并由贯穿芯片叠放的TSV相互连接而成，见下图。类似的芯片
集成多用于存储器集成，如DRAM Stack和FLASH Stack。
不同类别芯片进行3D集成时，则通常会把两个不同芯片竖直叠放起来，通过TSV进行电
气连接，与下面基板相互连接，有时还需在其表面做RDL，实现上下TSV连接。
TSV制备的核心关键步骤从通孔的形成开始（孔刻蚀），然后沉积绝缘层或阻挡层，接
着生成铜晶种沉积，最后进行电镀。根据TSV被制作的时间顺序有3种类型的TSV，分别指在
晶圆制作工艺中的前，中或后段。
Via First工艺流程：TSV刻蚀-TSV填充-FEOL-BEOL-Thinning+后道晶圆切割；
Via Middle工艺流程：FEOL- TSV刻蚀-TSV填充-BEOL-Thinning+后道晶圆切割；
Via Last工艺流程：FEOL-BEOL-Thinning-TSV刻蚀-TSV填充+后道晶圆切割。
TSV的关键技术包括：通孔的形成；堆叠形式（晶圆到晶圆、芯片到晶圆或芯片到芯
片）；键合方式（直接Cu-Cu键合、粘接、直接熔合、焊接）；绝缘层、阻挡层和种子层的
淀积；铜的填充（电镀）、去除；再分布引线（RDL）电镀；晶圆减薄；测量和检测等。
此外，在芯片封装过程中还需要用到封装基板、引线框架、键合丝、包封材料、陶瓷基
板、粘接材料等封装材料，它们都是芯片完成封装出货的重要支撑。
其中封装基板是芯片的内外承载和保护结构。对于高端芯片，会选择环氧树脂，聚苯
醚树脂，聚酰亚胺树脂作为基板材料，相比于金属基板和陶瓷基板，有机基板具有密度
小，生产成本低以及加工简单的优势。而引线框架则是连接内外电路的媒介，它需要较高
的导电导热性能，一定的机械强度，良好的热匹配性能，同时环境稳定性要好。一般采用
铜基引线框架材料。键合丝是芯片内部与引线框架的内引线，对于高端产品而言，要求化
学稳定性和导电率更高，因此高端芯片一般采用键合金丝作为键合材料，但是缺点是成本
过高，因此在一些较为低端的产品，一般用键合银丝以及键合铜丝。塑封料则是对芯片和
引线架构起保护作用。塑封料有金属，陶瓷，高分子塑封料三种方式。相比于前两者，高
分子环氧塑封具有低成本，小体积，低密度等优点，目前绝大多数的集成电路都采用高分
子环氧塑封。
相关上市公司有文一科技、新益昌、劲拓股份；康强电子、德邦科技、天承科技、联瑞新材、华海诚科、强力新材等。
先进封装可能将改变半导体大厂在先进制程领域的竞争格局，未来的晶圆制造厂竞争
力将会取决于半导体工艺和先进封装技术的综合实力。例如，目前台积电能获得英伟达
H100 GPU订单的一个重要因素，就是因为台积电同时拥有最先进的4nm半导体制造工艺以
及CoWoS先进封装技术。三星的第五代HBM3e“Shinebolt”采用了最新的12层垂直堆叠方
案，能够在单个HBM3e封装上实现高达36GB的容量，DRAM的每个引脚速度高达
9.8Gbps，这将带来1.2TBps的传输速率，显著提高AI模型的训练和推理任务效率。
华为也在对外公开其芯片堆叠的相关技术，其中“一种芯片堆叠封装及终端设备”专利，
能够在保证供电需求的同时，解决因采用硅通孔技术而导致的成本高的问题。“芯片堆叠封
装结构及其封装方法、电子设备”，则用于解决如何将多个副芯片堆叠单元可靠的键合在同
一主芯片堆叠单元上的问题。
全球半导体产业博弈升级，随着先进封装技术的发展以及国产化替代进程的加速，在先
进制程受到国外限制情况下，先进封装为国产替代开辟了新思路，将成为我国集成电路
产业逆境中的突破口之一。
- 1
- 2
- 3