chiplet就是小芯片的意思，意指将不同功能的芯片像拼乐高积木一样，用封装技术整合在一起。

      这种技术最近大热的原因如下：

       随着先进制程的发展，制程成本相应提高，但相同面积晶圆上集成的晶体管密度越来越大，性能提升、功耗降低、体积减小。每一个die面积越小，晶圆上切出的die越多，晶圆成本下降。成本摊薄，同时走量更大，营收也变大。

        总体来说，规模经济效应明显，制程越先进越赚钱。

        但到了3纳米，这种规模经济效应越来越被质疑，利润提升赶不上成本上升速度。

        于是业内开始通过先进封装的办法，实现低成本的同时，提高芯片性能。

---------------------------------------------------------------------------------------------------         chiplet实现芯片的不同功能区的工艺上的一个解耦。举个很例子，以前用的单个die上同时有很多不同功能区块，使用的工艺平台强制是相同的。如果整片晶圆是14纳米，那么所有功能区块都得是14纳米。

       很多功能区块使用成熟制程更好，用先进制程反而引起噪音、漏点问题。于是将不同的功能区块做成几个单独的小die，需要先进制程的用先进制程，其它的使用成熟制程。最后采用先进封装，将几个die封装到同一个chiplet芯片里。

       以前不适合先进制程的功能区块会拖慢产品的迭代更新速度，成为水桶效应里的短板，chiplet解决了这个问题。

-----------------------------------------------------------------------------------------------------------------

       良率问题：一个wafer上杂质污染是固定的，die越大，wafer良率越低；die缩的越小，整体良率越高，chiplet顺应了这一形式。

       chiplet的封装工艺属于高端工艺，会带来封装成本的上升，但良率和迭代速度提高，那么在系统层面成本可能是下降的。

       不在执着于制程的缩小，将各种技术进行异质整合的封装技术成为“超越摩尔”的重要路径。针对技术封锁，先进封装部分替代追赶先进制程，应该是中国的发展逻辑。

投资标的：

       华峰测控（测试机）：以前的die是抽检，chiplet封装成本高，一个chiplet里有若干个die，需要全检，对测试机需求极大。

       通富微电：AMD在该领域技术成熟，占公司营收比重很大。

-----------------------------------------------------------------------------------------------------------------

相关标的已大涨，只做知识普及，老师们注意风险。