根据Gartner预测,基于芯粒(Chiplet)的半导体器件销售收入将从2020年的33亿美元增长到2024年的505亿美元,复合年增长率高达98%,超过30%的SiP封装将使用芯粒(Chiplet)来优化成本、性能和上市时间。正被不少业内人士视为摩尔定律放缓之后、中国半导体企业弯道超车的机会。尤其是中国目前被美国芯片法案 芯片四方联盟牵制,先进制程研究被大大掣肘,芯粒技术是弯道赶车甚至超车最佳路径Chiplet模式包括封装测试技术、EDA工具、芯片架构设计等3月初,英特尔、台积电、三星和日月光等十大巨头宣布成立通用芯片互连标准——UCIe,将Chiplet(芯粒、小芯片)技术标准化。这一标准同样提供了“先进封装”级的规范,涵盖了EMIB和InFO等所有基于高密度硅桥的技术。随着摩尔定律临近极限,先进封装已成为提升芯片性能的重要路径之一。英国AI芯片创企Graphcore推出IPU产品Bow通过采用台积电的3D封装技术,在完全不改变软件和芯片内核的情况下,将运算速度提升了40%并降低了16%的功耗。与此同时,三星电子也在加强先进封装投资,确保在后端领域上领先于台积电。甚至苹果春季发布会上重磅芯片M1 Ultra的架构背后,也有着台积电第五代CoWoS Chiplet先进封装技术。
声明:文章观点来自网友,仅为作者个人研究意见,不代表韭研公社观点及立场,站内所有文章均不构成投资建议,请投资者注意风险,独立审慎决策。